本项目基于130nmSiGeBiCMOS工艺，设计了高带宽，高增益的高速光电接口芯片系统。芯片能打开最高180Gb/s传输速率下PAM4眼图。
本项目的高速光电接口芯片系统包括发射端(TX)和接收端(RX)。本项目的TX部分为双端传输驱动器，RX部分包括跨阻放大器(TIA)、直流电平偏移器、连续时间线性均衡器(CTLE)、输出缓冲器四个模块。
双端传输驱动器有着强大的驱动能力，并有着足够宽阔的带宽，能够高速驱动传输信号给到光调制器。该驱动器已完成版图并成功流片。后仿结果表明，该驱动器能实现34 GHz的带宽，能打开112Gb/s的PAM4眼图。
跨阻放大器将光电二极管产生的微弱电流信号转化成电压信号并放大。本项目设计的跨阻放大器采用两级共源极负反馈电路的RGC (Regulated Cascode)结构，具有更大的负反馈系数，大大降低输入阻抗，与跨阻放大器的电容峰化效果和电感并联峰化技术一同增大了电路的带宽。
直流电平偏移器的作用是将跨阻放大器的直流输出电平降低，以匹配下一级电路的直流输入电平，减小电路功耗。
连续时间线性均衡器的作用是在频带内引入零点，增加带宽。本项目设计的连续时间线性均衡器采用了RC射级退化+T-coil峰化的结构。射级退化能够引进零点，T-coil架构能够利用互感带来更大的感值并且减少CTLE输出节点的电容，极大程度扩宽了整个系统的带宽。
输出缓冲器的作用是用于输出匹配。本项目设计的输出缓冲器采用集电极开路结构，输出信号为电流模式逻辑，避免了电压信号的反射。此外，输出缓冲器还采用了RC射级退化的结构，进一步增加带宽。
在整个RX的联合仿真过程中，接入了320fF的输入电容和80fF的输出电容，每个模块之间加入了20fF的电容模拟寄生电容。根据仿真结果显示，整个系统的直流增益为52.3dBΩ，带宽为50GHz，输入阻抗为4.93Ω，总功耗为79.16mW，最大PAM4信号传输速率为180Gb/s。该项目满足了最初的设计目标与预期，并在性能上有了进一步提升，对高速通信系统的研究具有一定的参考意义。
